Die Entwicklung des ersten deutschen Quantencomputer schreitet voran

Unter Koordination des Forschungszentrums Jülich arbeitet das Fraunhofer IPMS gemeinsam mit 24 deutschen Forschungseinrichtungen und Unternehmen an einem vollständigem, deutschen Quantencomputer basierend auf supraleitenden Quantenchips und mit verringerten Fehlerraten. Zur Hälfte der Projektlaufzeit wird demnächst der erste Demonstrator in Betrieb genommen. Das CNT des Fraunhofer IPMS steuert seine Expertise aus der hochmodernen, industriekompatiblen CMOS-Halbleiterfertigung bei. [...]

Kryogener Aufbau und Ansteuerung eines supraleitenden Quantencomputers am FZ Jülich. (c) Forschungszentrum Jülich / Sascha Kreklau
Kryogener Aufbau und Ansteuerung eines supraleitenden Quantencomputers am FZ Jülich. (c) Forschungszentrum Jülich / Sascha Kreklau

Quantencomputer gelten als Lösung für die steigende Forderung nach mehr und mehr Rechenleistung und immer größeren Datenmengen. Um Quantenprozessoren jedoch anwendbar und skalierbar zu machen, gibt es derzeit noch verschiedene zu überwindende Hürden. Dazu zählt die Fehleranfälligkeit der Quantenbits, oder kurz Qubits – sie gilt aktuell als eine der größten Herausforderungen in der Quantencomputerentwicklung. Ziel der Partner ist es, ein System mit verschiedenen Quantenprozessoren zu entwickeln, das auf supraleitenden Schaltkreisen basiert und eine sehr geringe Fehlerrate aufweist. Damit erreichen die Qubits eine höhere Qualität. Dieser Ansatz wird auch von Google, IBM und Intel verfolgt.

Als Gesamtmeilenstein wird am Forschungszentrum Jülich in Kürze ein erster Prototyp des QSolid-Halbzeit-Demonstrators mit 10 Qubits, integriertem Softwarestack und Cloud-Anwenderzugriff in Betrieb gehen und es ermöglichen, Anwendungen sowie Benchmarks für Industriestandards zu testen. Das Projekt wird durch das deutsche Bundesministerium für Bildung und Forschung (BMBF) mit einer Gesamtsumme von 76,3 Millionen Euro unterstützt.

Errungenschaften der CMOS-Halbleiterfertigung für künftige Quantenprozessoren

Das Fraunhofer IPMS ist Teil des Arbeitspaketes „Technology for Hardware-Intergration“. Gemeinsam mit GlobalFoundries und dem Fraunhofer IZM-ASSID wird an der Co-Integration einer CMOS-Kontrolllogik zusammen mit der Quantum-Processing-Unit (QPU) gearbeitet, um komplexe Verkabelungen und Leitungen im Quantencomputer zu verringern. Denn diese verringern die Leistungsfähigkeit des Prozessors und erschweren damit die Niedrighaltung der Temperatur – insbesondere, wenn sich die Qubit-Zahl in zukünftigen Prozessoren erhöhen wird. Hierzu wird eine Interposer-Technologie entwickelt, die sich auf hochdichte, supraleitende Verbindungen und thermische Entkopplung durch fortschrittliches Packaging konzentriert. Die Herausforderung besteht darin, die CMOS-Chips unter kryogenen Bedingungen weiterhin nutzbar zu machen, jedoch gleichzeitig die Temperatur der Prozessoren für die Qubits niedrig zu halten.

Das Center Nanelectronic Technologies (CNT) nutzt dabei seine Expertise und Infrastruktur in der hochmodernen, industriekompatiblen CMOS-Halbleiterfertigung im 300-mm-Waferstandard. Dies betrifft zum Beispiel Herstellungsprozesse wie die Abscheidung und Nanostrukturierung im Wafermaßstab oder auch die kryoelektrische Charakterisierung. „Gemeinsam mit unseren Partnern in Dresden konnten wir das Design für die Co-Integration von CMOS- und Quantenchips sowie geeignete Materialen für das Temperaturmanagement festlegen. Eine darauf basierende erste Generation Interposer wurde hergestellt und bei kryogenen Bedingungen erfolgreich getestet. Dies umfasst auch den Nachweis der supraleitenden Eigenschaften der verwendeten Materialien wie etwa der Indium-basierten Bumps. Außerdem waren die Tests für die kryogene Charakterisierung der CMOS-Chips von GlobalFoundries erfolgreich“, erklärt Marcus Wislicenus, Gruppenleiter für Quantum Technologies am Fraunhofer IPMS.

Gemeinsam nutzbare Quantencomputer-Infrastruktur am Forschungszentrum Jülich

Realisierter erster Demonstrator des Interposers im Kryogenen Testaufbau. (c) Fraunhofer IPMS

Der 10-Qubit-Prototyp ist nur ein erster Zwischenschritt hin zu einer höheren Skalierung. Zum Projektende im Dezember 2026 soll das System so weiterentwickelt werden, dass es bestenfalls 30 Qubits bei größtmöglicher Fehlerkorrektur kontrollieren kann. „Die letzten zweieinhalb Jahre haben wir ausgezeichnete Kapazitäten und ein System mit vielversprechenden Leistungswerten auf den Weg gebracht. Während wir noch letzte Teilsysteme integrieren und aussteuern, arbeiten wir parallel bereits an der Erhöhung der Leistungsfähigkeit des Prototyps, der komplexe Rechenoperationen für Anwendungen in der Industrie und Wissenschaft bewältigen soll“, sagt Projektkoordinator Prof. Frank Wilhelm-Mauch.

Um das ehrgeizige Ziel eines unabhängigen, in Deutschland hergestellten Quantencomputers zu erreichen, bringt QSolid wie eingangs erwähnt 25 Forschungseinrichtungen, Unternehmen und Start-ups aus ganz Deutschland zusammen. Gemeinsam wollen die Projektpartner den Weg zur Kommerzialisierung ebnen und einen Demonstrator entwickeln, der externen Nutzern über die „Jülich UNified Infrastructure for Quantum computing“ (JUNIQ) zugänglich gemacht und auf ihre individuellen Bedürfnisse zugeschnitten werden soll.


Mehr Artikel

News

KI ist das neue Lernfach für uns alle

Die Mystifizierung künstlicher Intelligenz treibt mitunter seltsame Blüten. Dabei ist sie weder der Motor einer schönen neuen Welt, noch eine apokalyptische Gefahr. Sie ist schlicht und einfach eine neue, wenn auch höchst anspruchsvolle Technologie, mit der wir alle lernen müssen, sinnvoll umzugehen. Und dafür sind wir selbst verantwortlich. […]

Case-Study

Erfolgreiche Migration auf SAP S/4HANA

Energieschub für die IT-Infrastruktur von Burgenland Energie: Der Energieversorger hat zusammen mit Tietoevry Austria die erste Phase des Umstieges auf SAP S/4HANA abgeschlossen. Das burgenländische Green-Tech-Unternehmen profitiert nun von optimierten Finanz-, Logistik- und HR-Prozessen und schafft damit die Basis für die zukünftige Entflechtung von Energiebereitstellung und Netzbetrieb. […]

FH-Hon.Prof. Ing. Dipl.-Ing. (FH) Dipl.-Ing. Dr. techn. Michael Georg Grasser, MBA MPA CMC, Leiter FA IT-Infrastruktur der Steiermärkischen Krankenanstaltengesellschaft m.b.H. (KAGes). (c) © FH CAMPUS 02
Interview

Krankenanstalten im Jahr 2030

Um sich schon heute auf die Herausforderungen in fünf Jahren vorbereiten zu können, hat die Steiermärkische Krankenanstaltengesellschaft (KAGes) die Strategie 2030 formuliert. transform! sprach mit Michael Georg Grasser, Leiter der Fachabteilung IT-Infrastruktur. […]

News

Risiken beim Einsatz von GenAI in vier Schritten senken

Die Themen Datenschutz und Modellverwaltung sind in der Datenwissenschaft zwar nicht neu, doch GenAI hat ihnen eine neue Dimension der Komplexität verliehen, die Datenschutzbeauftragte vor neue Herausforderungen stellt. Die Data-Science-Spezialisten von KNIME haben die Potenziale und Risiken der KI-Nutzung beim Einsatz bei der Datenarbeit zusammengefasst und empfehlen vier Schritte zur Risikominimierung. […]

Be the first to comment

Leave a Reply

Your email address will not be published.


*